Konkrētā aritmētiski loģiskā ierīce sastāv no 8 bitu paralēlā summatora, 2 datu reģistriem (A REG un B REG), 8 multipleksoriem (2 to 1 MUX), 2 izslēdzošo VAI elementu blokiem (8-XOR), kur katrs no blokiem sastāv no 8 elementiem, 2 dešifratoriem (2 to 4 DEC un 2 to 4 DEC 8 bit), 1 lasāmatmiņas (ROM), 1 brīvpiekļuves atmiņas (RAM), programmas skaitītāja (Program counter), 2 VAI elementiem, 1 UN elementa, 1 NE elementa.
Lasāmatmiņā tiek uzglabātas aritmētiski loģiskās ierīces komandas, proti, saskaitīšana, datu sagatavošana atņemšanai, atņemšana un ierakstīšana brīvpiekļuves atmiņā, no kuras beigās tiek nolasīts atņemšanas rezultāts.
Programmas skaitītājs paredzēts lasāmatmiņas adrešu maiņai, lai uz dešifratora adrešu ieejām tiktu padoti vadības signāli no lasāmatmiņas tā, lai tiktu izpildītas nepieciešamās komandas.
A un B reģistri ir paredzēti datu pagaidu uzglabāšanai aritmētisko operāciju laikā (uzglabā 8 bitu vērtības).
8 bitu paralēlais summators ir paredzēts divu baitu (A un B reģistros uzglabāto vērtību) summēšanai vai atņemšanai, izmantojot 8 izslēdzošo VAI elementu bloku, jo ir nepieciešams iegūt apgriezto kodu, lai veiktu atņemšanas darbību.
ALU darbība pa soļiem:
1.
2.
3.
4.
